Китайцы разработали новую архитектуру транзисторов с круговым затвором

Китай ищет новые способы расширить свои возможности по производству чипов, несмотря на ограниченный доступ к литографии в глубоком ультрафиолетовом диапазоне. Согласно Wccftech, Китайская академия наук (CAS), разработала новую сквозную транзисторную архитектуру (GAA), которая может обеспечить путь к производительности, эквивалентной 3 нм, с использованием DUV-литографии, хотя основные проблемы с масштабированием и межсоединениями остаются.

Сообщается, что коэффициент усиления новых транзисторов GAA превышает 500 000, то есть ток, протекающий через транзистор во включенном состоянии, более чем в 500 000 раз превышает ток в выключенном состоянии. В отчете отмечается, что такой результат свидетельствует о высоком уровне электрического контроля при значительном снижении тока утечки.

Примечательно, что, по утверждению CAS, новые транзисторы GAA были изготовлены с помощью DUV-литографии. Хотя DUV-литография обычно не обеспечивает достаточного разрешения для печати схем с топологическими нормами 3 нм, отмечается, что такие методы, как мультишаблонная литография, при которой для создания более мелких элементов используются повторяющиеся этапы формирования рисунка и травления, и иммерсионная DUV-литография, при которой для повышения разрешения используется сверхчистая вода, позволяют создавать схемы с топологическими нормами 7 нм.

Ожидаемый прирост производительности в первую очередь связан с транзисторами, которые относятся к начальному этапу производства микросхем (front-end-of-line, FEOL). Согласно отчету, более эффективный электрический контроль в новой конструкции GAA может позволить увеличить расстояние между транзисторами, сохранив при этом производительность, сопоставимую с более плотно упакованными структурами FinFET. Это может снизить требования к литографии на уровне транзисторов, что сделает производство таких структур с помощью DUV более осуществимым

Однако улучшения на уровне транзисторов не устраняют проблем на других этапах производственного процесса. Как отмечается в отчете, в процессе изготовления микросхем (middle-end-of-line, MEOL) формируются контакты, соединяющие отдельные транзисторы с более крупной схемой. Для этого необходимо вытравить и заполнить металлом чрезвычайно точные канавки и отверстия. В то же время в задней части кристалла (back-end-of-line, BEOL) формируются слои металлической проводки, соединяющие компоненты на кристалле, в том числе M0 — самый нижний слой межсоединений, один из самых сложных в изготовлении из-за его малых размеров и близости к транзисторам.

Формирование контактов MEOL и межсоединений M0 остаются ключевыми проблемами масштабирования для SMIC и что усовершенствование самого транзистора на основе гетероструктуры не решит эти проблемы.