Эти разработки охватывают такие ключевые области, как память, силовые полупроводники и проектирование интегральных схем.
Компания IME CAS добилась значительного прогресса в исследованиях 3D DRAM высокой плотности
Исследовательская группа из Национальной ключевой лаборатории технологии изготовления интегральных схем Института микроэлектроники Академии наук Китая (IME CAS) в сотрудничестве с Пекинской академией технологий памяти Superstring (SAMT) и Шаньдунским университетом предложила новую архитектуру ячейки памяти с двойным затвором 4F2 2T0C.
Используя процесс самоокисления металла на месте, технология позволяет самовыравнивать транзисторы чтения и записи в ячейку памяти 4F². В сочетании с многоуровневыми технологиями хранения это может дополнительно увеличить плотность хранения.
Результаты испытаний показывают, что вертикальный транзистор с двумя затворами обеспечивает превосходный ток в открытом состоянии и подпороговый размах, а также высокую надёжность при испытаниях на термическую стабильность при температуре 85 °C, достигая значений −22,6 мВ (NBTS) и 87,7 мВ (PBTS). Таким образом, транзистор сочетает в себе высокую производительность и стабильность. На основе этого устройства ячейка 4F² 2T0C поддерживает 4-битное многоуровневое хранение данных, обеспечивая время записи 50 нс и сохранность данных более 300 с, что демонстрирует высокий технологический потенциал.
Нанкинский университет науки и технологий сообщил о новых результатах в области силовых полупроводников
Исследователи Школы микроэлектроники (Школы интегральных схем) Нанкинского университета науки и технологий предложила новый метод прогнозирования коммутационных потерь на основе многослойных искусственных нейронных сетей (ИНС) с обратным распространением ошибки.
Этот подход основан на регрессионных соотношениях между статическими параметрами полевых MOSFET-транзисторов на основе карбида кремния, такими как пороговое напряжение, ток утечки и сопротивление в открытом состоянии, и потерями при переключении. Без необходимости в сложном физическом моделировании или извлечении параметров можно быстро и точно спрогнозировать потери при переключении, используя только измеренные данные или статические параметры из технических описаний.
Экспериментальные результаты, полученные на наборе данных о силовых модулях SiC MOSFET на 1200 В, показывают, что метод обеспечивает минимальную среднюю абсолютную процентную погрешность (MAPE) в 1,13 % при максимальной погрешности ниже 7,43 %. Среднее время прогнозирования для одного модуля составляет всего 4,95 мс, что превосходит показатели эталонных методов. Более того, при развертывании на встроенных платформах NVIDIA Jetson производительность модели не снижается, что свидетельствует о ее практической применимости. Этот метод представляет собой новое решение для оптимизации теплового проектирования и крупномасштабного контроля качества силовых модулей.
Гонконгский университет, Уханьский университет и Китайская академия наук совместно добились значительного прогресса в разработке композитных подложек и устройств на основе 4H/3C-SiC
Ученые из Центра высокочастотных и высоковольтных устройств IME CAS в сотрудничестве с Университетом Гонконга, Isabers Group, Уханьским университетом и Институтом физики CAS успешно разработала монокристаллические композитные подложки 4H/3C-SiC большой площади, преодолев предел удельного сопротивления низковольтных (менее 600 В) устройств 4H-SiC.
Как сообщает TrеndForce, исследователи предложили инновационную схему гетерогенной интеграции, сочетающую в себе «высококачественную тонкую плёнку из 4H-SiC и подложку из 3C-SiC с низким сопротивлением» Этот подход позволяет сохранить высокое качество кристаллической структуры и высокую пробивную напряжённость поля 4H-SiC, в полной мере используя низкое удельное сопротивление 3C-SiC, что эффективно решает давнюю проблему, сдерживавшую разработку устройств. Удельное сопротивление гетерогенно интегрированной подложки снижено до 0,39 мОм·см, что в 45 раз меньше, чем у обычных подложек из 4H-SiC. Это открывает новые возможности для повышения производительности низковольтных силовых устройств на основе SiC.
Исследовательская группа SUSTC добилась ключевых результатов в разработке высокоскоростных интегральных схем
Исследователи из Инженерной школы и Национального демонстрационного колледжа микроэлектроники Южного университета науки и технологий (SUSTC) добились успехов в области высокоскоростной связи и проектирования оптоэлектронных интегральных схем.
1. Передатчик с линейным модулятором мощностью 56 Gigabaud, монолитно объединяющий аналоговый мультиплексор 2:1 и линейный драйвер для оптических модуляторов. Используя синхронизацию между тактовым сигналом и потоками данных с половинной скоростью передачи данных, AMUX по сути реализует эквалайзер с прямой связью (FFE), который можно переконфигурировать в двух- или трёхточечный режим, регулируя задержку тактового сигнала.
Для дальнейшего увеличения размаха выходного напряжения и повышения линейности авторы предлагают новую топологию «тройного напряжения пробоя (BV)» для линейного драйвера. Благодаря использованию трёх биполярных транзисторов с гетеропереходом (HBT) и усилению входного сигнала для смещения баз двух верхних HBT драйвер обеспечивает в три раза больший размах выходного напряжения по сравнению с обычными каскодными топологиями, сохраняя при этом высокую надёжность.
Предложенный линейный драйвер, изготовленный по 130-нм техпроцессу SiGe BiCMOS, обеспечивает коэффициент усиления по постоянному току 17,1 дБ, полосу пропускания 6 дБ 39,1 ГГц и коэффициент общих гармонических искажений (КГИ) 1,6 % при синусоидальном выходе 6 В пик-пик, 1 ГГц. Комплектный передатчик (AMUX + драйвер) обеспечивает максимальную выходную мощность 7,3 Гбит / с при работе NRZ со скоростью 56 Гбит / с, а при включенном встроенном FFE поддерживает передачу данных PAM-4 со скоростью до 112 Гбит / с со скоростью 4,2 Гбит / с, что представляет собой ключевой прорыв для высокоскоростных оптических межсоединений следующего поколения.
2. Односторонний приёмник на 112 Гбит/с с интерфейсом на основе многоступенчатого подавления перекрёстных помех и мультиплексирования сигналов
Приёмник PAM-4 со скоростью передачи данных 112 Гбит/с для межплатных соединений, основанный на методах многоступенчатого подавления перекрёстных помех и повторного использования сигнала. Для точного воспроизведения реального поведения перекрёстных помех на высоких частотах представлена модель перекрёстных помех на дальнем конце (FEXT) N-го порядка. На основе этой модели предложен новый метод многоступенчатого подавления перекрёстных помех и повторного использования сигнала (M-XTCR), позволяющий минимизировать остаточные перекрёстные помехи и повысить эффективность повторного использования высокочастотных компонентов сигнала.
Помимо более эффективного подавления остаточных перекрестных помех, этот подход позволяет преобразовывать извлеченную энергию перекрестных помех в активное усиление полезных высокочастотных компонентов сигнала, что повышает качество сигнала и снижает уровень помех.
Приёмник, изготовленный по 28-нм КМОП-технологии, использует топологию XTCR второго порядка и протестирован в 4-дюймовом канале с соотношением сигнал/перекрёстные помехи 33 дБ. Результаты измерений показывают, что по сравнению с обычным XTCR первого порядка XTCR второго порядка улучшает горизонтальное и вертикальное раскрытие глаз на 21 % и 34 % соответственно при скорости передачи данных 56 Гбит/с в NRZ и на 24 % и 18 % при скорости передачи данных 112 Гбит/с в PAM-4. Конструкция обеспечивает энергоэффективность 0,34 пДж/бит, превосходя современные аналоги и закладывая прочную основу для практичных несимметричных систем межсоединений высокой плотности.
По материалам TrendForce