Производители микросхем сходятся во мнении, что транзистор следующего десятилетия на самом деле будет состоять из двух транзисторов, наложенных друг на друга, что позволит использовать гораздо больше устройств на одном участке чипа и приведет к созданию схем, которые будут вдвое меньше современных. На направления их разработок разные.
Коммерческое внедрение, скорее всего, произойдет не раньше чем через шесть лет, так что до финальной версии еще далеко, но исследования, представленные на прошлой неделе на Симпозиуме IEEE по сверхбольшим интегральным схемам в Гонолулу и подробно описанные IBM, указывают на два основных пути развития.
Хотя у разных компаний он называется по-разному, в научных исследованиях это устройство будущего принято называть CFET, комплементарных полевой транзистор. Он состоит из двух типов транзисторов: p-канального и n-канального полевых транзисторов (PFET и NFET), которые составляют комплементарную структуру металл-оксид-полупроводник (CMOS), и представляет собой их стопку, а не параллельное расположение. В частности, в нем используется тип транзистора, который появился совсем недавно, — нанолистовой транзистор с изолированным затвором. Эта архитектура сама по себе содержит стопку кремниевых пластин толщиной в нанометр, через которые проходит ток. Они окружены слоем изоляции толщиной в несколько атомов и тщательно подобранной смесью металлов, которая в совокупности называется стопкой затворов. Устройство дополнено кристаллическими кремниевыми пластинами на каждом конце — истоком и стоком.
Для создания кремниевых на кристалле Iniel, Samsung и TSMC используют схему, называемую монолитным процессом. По сути, это означает, что они создают верхнее и нижнее устройства одновременно, одно прямо над другим. IBM, напротив, придерживается схемы, которую обычно называют последовательным процессом, поскольку сначала создается полный слой транзисторов, а затем над ним — еще один слой. Более того, согласно планам IBM, транзисторная пара должна располагаться не в ряд, как при монолитном производстве, а со смещением.
Производители чипов, особенно IBM, ожидают больших выгод от технологии кремниевых нанометровых эпитаксиальных структур. Компания, которая не производит собственные чипы, а разрабатывает процессы производства чипов для других, заявляет, что ее версия этой технологии под названием Nanostack обеспечит прирост производительности на 50%, повышение эффективности на 70% и уменьшение объема памяти компьютерного чипа на 40% по сравнению с современными чипами, изготовленными по 2-нанометровому техпроцессу. Nanostack — это «не просто разовая инновация», — говорит Хуэймин Бу, вице-президент IBM Semiconductors по глобальным исследованиям и разработкам. — Это новая транзисторная платформа, которая открывает путь для множества инноваций».
Одним из самых серьезных препятствий на пути развития последовательных процессов являются высокие температуры, необходимые для производства высококачественных транзисторов. «Ключевой компромисс заключается в том, что нижние уровни полевых транзисторов должны выдерживать полную тепловую нагрузку верхних уровней», — сказал Нирмаан Шанкер, научный сотрудник IBM Research, на симпозиуме по сверхбольшим интегральным схемам.
Этот нагрев, который может достигать температуры более 900 °C и длиться часами, в конечном итоге может снизить силу тока, которую может выдавать транзистор, и затруднить контроль за тем, при каком напряжении он должен включаться или выключаться.
Предстоит еще много работы по совершенствованию этого процесса, но он указывает на то, что в будущем плотность транзисторов будет еще выше. «Теоретически этот процесс можно продолжить для создания дополнительных уровней полевых транзисторов», — сказал Шанкер. По расчетам команды, чип с четырьмя уровнями транзисторов позволит уменьшить размеры схем на 40 % по сравнению с двухуровневым чипом.
Еще одно нововведение IBM заключается в небольшом смещении двух уровней транзисторов. Может показаться, что размещение NFET и PFET в шахматном порядке, а не друг над другом, займет больше места, но, по данным IBM, это позволит уменьшить логические схемы и улучшить характеристики транзисторов.
По словам экспертов, одна из самых больших проблем, связанных с кремниевыми полевыми транзисторами, — это обеспечение всех необходимых соединений с обоими транзисторами в очень ограниченном вертикальном пространстве. Например, верхний транзистор может нуждаться в питании, которое поступает от межсоединений под стопкой, а сигнал данных, поступающий сверху, может нуждаться в соединении с нижним транзистором. Необходимость прокладывать эти соединения по бокам стопки транзисторов накладывает ограничения на то, насколько близко друг к другу могут располагаться кремниевые полевые транзисторы.
Монолитные схемы, по сути, представляют собой более высокий стопку из нанолистов где верхний слой используется для одного устройства, а нижний — для другого. Сложность заключается в модификации, разделении и компоновке всех деталей и соединений, некоторые из которых находятся в тени других. Решая эти проблемы, производители чипов экспериментируют с новыми типами соединений и повышают производительность устройств.
Компания Samsung сообщила о создании первых полевых транзисторов с тремя нанолистами и полевых транзисторов с тремя нанолистами, но Intel и TSMC работают со структурами «два на два». Для Intel это компромисс между возможностью транзистора переключаться быстрее за счет большего количества нанолистов и высотой стопки, из-за которой структура приводит к слишком большой паразитной емкости, потребляющей энергию, как объяснила Джейми Видемер, инженер-разработчик устройств в Intel, инженерам на симпозиуме по сверхбольшим интегральным схемам. Но даже эта конфигурация «скорее всего, изменится по мере развития технологии», — сказала она.
Компании также модифицируют электрические характеристики устройств другими способами. Сегодня для решения самых разных задач — от маломощных мобильных чипов до высокочастотных серверных процессоров — предлагают версии одного и того же транзистора, которые отличаются только напряжением, необходимым для их включения или выключения. TSMC удалось создать полевые транзисторы с управляющим p-n-переходом, в которых это напряжение можно установить на трех разных уровнях как для верхнего, так и для нижнего устройства.
Intel, со своей стороны, использует разную кристаллическую ориентацию для верхнего и нижнего транзисторов, поскольку при одной ориентации полевые транзисторы с управляющим p-n-переходом работают быстрее, а при другой — полевые транзисторы с управляющим n-p-переходом. Для этого кремний для двух устройств выращивают на отдельных пластинах, а затем соединяют их.
Компания Samsung делает это по-другому: используя оптимизированный метод выращивания кристаллов, она начинает с дополнительных нанолистов между теми, из которых будут сформированы верхнее и нижнее устройства. Затем она вытравливает лишние слои и заполняет зазор диэлектрическим материалом.
Производители чипов также используют разные методы соединения верхней и нижней частей полевого транзистора с изолированным затвором. TSMC делает это с помощью вертикального соединения по бокам истока и стока двух устройств. «Интраконнект» от Intel полностью сформирован внутри полевого транзистора с изолированным затвором между истоком и стоком, а в Samsung исток верхнего транзистора разрезают, чтобы соединить оба устройства с металлическими линиями над ними.