Закон масштабирования Tau (τ) выходит на коммерческий рынок

Вместе с складным смартфоном Mate XT 2 компания Huawei представила процессор Kirin 9050 Pro, который в более ранних технических материалах назывался «Kirin 2026». В процессоре реализован закон масштабирования Tau (τ) от Huawei, представленный Хэ Тинбо, президентом подразделения полупроводников Huawei, на Международном симпозиуме IEEE по схемам и системам в 2026 году.

Из-за ограничений, связанных с доступом к экстремальной ультрафиолетовой литографии, компания Huawei разработала новый подход к проектированию микросхем под названием LogicFolding. Эта технология позволяет накладывать друг на друга активные кремниевые слои, сокращая пути прохождения сигнала и увеличивая плотность транзисторов.

Из-за ограничений, введенных в США, которые блокируют доступ к оборудованию для EUV-литографии компании ASML, Huawei ищет альтернативные способы повышения производительности и плотности чипов.

Традиционное масштабирование чипов, связанное с законом Мура, основано на уменьшении размеров транзисторов для увеличения их плотности. Однако без передовой литографии в глубоком ультрафиолетовом диапазоне более тонкие проводники увеличивают сопротивление и паразитную емкость, что, в свою очередь, замедляет работу чипа.

Сосредоточившись на скорости прохождения сигналов через чип, LogicFolding решает проблему временных ограничений. Этот метод улучшает цифровые, аналоговые схемы и схемы памяти на многослойных кремниевых пластинах за счет замены длинных горизонтальных проводников короткими вертикальными соединениями. По данным Huawei, такое вертикальное расположение слоев сокращает длину основных маршрутов на 20%, а ключевые временные пути — на целых 70%.

 

 

(а) Схематическое изображение платформы Kirin SoC; (б) изображение в разрезе интерфейса соединения (Источник: Tingbo He “A time scaling theory for multi-layer electronic systems“)

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Эта новая конструкция также решает проблему перегрева. Поскольку передача данных по горизонтальным проводам составляет более 80% энергопотребления чипа, более короткие пути прохождения сигнала снижают энергопотребление. По данным Huawei, опубликованным TrendForce и EE Times China, энергопотребление нейронного процессора снизилось на 66%, графического процессора — на 58%, а ядер центрального процессора — на 41% при сопоставимой производительности. Чтобы предотвратить перегрев чипа, Huawei снизила рабочее напряжение и тактовую частоту, а не увеличила их.

Интеграция 3D-активных слоев сопряжена с серьезными инженерными и экономическими трудностями. Матео Валеро, директор Барселонского суперкомпьютерного центра (BSC), рассказал изданию EE Times, что по мере того, как масштабирование кремниевых чипов достигает физических пределов, одних только инноваций на уровне транзисторов становится недостаточно. «Транзистор важен, но сейчас важно то, как ведет себя вся система», — сказал Валеро, подчеркнув, что успех зависит от комплексного подхода. «Необходимо вести совместную разработку от уровня приложения до уровня транзистора, программного обеспечения, архитектуры системы на кристалле и компоновки памяти, иначе вы столкнетесь с узкими местами в других областях».

Даже с учетом новой конструкции технология LogicFolding значительно усложняет производственный процесс. Компания SMIC производит чипы 7-нанометрового класса без использования экстремальной ультрафиолетовой литографии, и предполагается, что в Kirin 9050 Pro используется аналогичный процесс, хотя Huawei не раскрывает информацию о литейном производстве и техпроцессе. Корпус микросхемы состоит из двух активных слоев и имеет шаг гибридного соединения 1,5 мкм. В нем около 50 миллионов вертикальных соединений, из которых от 10% до 15% передают активные сигналы.

По словам представителей Huawei, тестовый образец процессора Kirin 2027 уже позволил уменьшить шаг гибридного соединения до 1 мкм, при этом количество вертикальных межсоединений превысило 100 миллионов. В течение следующих трех лет компания планирует уменьшить шаг до 720 нм. К 2031 году она намерена достичь плотности транзисторов, эквивалентной 1,4-нм техпроцессу.

Однако при прямом соединении активных логических слоев производительность снижается. Этот процесс требует чрезвычайно точного утончения и выравнивания пластины, чтобы избежать появления небольших зазоров, а несовпадение медных контактных площадок может привести к проблемам с проводкой и деформации.

Говоря об этих трудностях, Валеро отметил, что «пока не будет налажена бесперебойная работа с расположением памяти, компиляторами и аппаратным планированием, отдельные архитектурные уловки не смогут преодолеть физические производственные ограничения».

В первой половине 2026 года расходы Huawei на исследования и разработки выросли на 25,2% по сравнению с прошлым годом и составили 121,38 млрд юаней (~18,13 млрд долларов), что эквивалентно 25,9% выручки. При этом чистая прибыль упала на 36% до 23,81 млрд юаней. Ограничения на экспорт со стороны США вынудили Huawei вложить значительные средства в разработку собственного искусственного интеллекта и чипов. Рост затрат на исследования и разработки, а также цен на микросхемы памяти продолжают негативно сказываться на общей прибыльности компании и ее потребительском сегменте.

 

Мировой рынок
Comments (0)
Add Comment